[인더스트리뉴스 조창현 기자] 지멘스디지털인더스트리소프트웨어(SIEMENS DISW), 지멘스EDA사업부가 새로운 IC 패키지 어셈블리 플래닝 및 3D LVS(Layout versus Schematic) 어셈블리 검증 워크플로우를 개발 및 구현했다고 7일 발표했다.

지멘스는 워크플로우 개발을 위해 세계유수 반도체 패키징·테스트 위탁(OSAT)업체 SPIL(Siliconware Precision Industries)과 협력, SPIL 보유 첨단 IC 패키징 기술 ‘팬아웃웨이퍼레벨패키지(FOWLP)’ 방식을 적용했다. 앞으로 SPIL은 차별화된 워크플로우를 2.5 및 팬아웃 패키지 제품군 전반에서 활용할 계획이다.

또 SPIL은 △어셈블리와 LVS △연결성 △지오메트리와 컴포넌트 간격 시나리오 생성 및 검토 등 고객이 첨단 패키징 기술을 적용하는 과정에서 생길 수 있는 문제 해결을 위해 지멘스 Xpedition Substrate Integrator 소프트웨어와 Calibre 3D STACK 소프트웨어를 패키지 플래닝 및 첨단 팬아웃 제품군 내 3D 패키지 어셈블리 검증 LVS에 사용했다.

SPIL Yu Po Wang CRD부문부사장은 “우리의 해결 과제는 포괄적인 3D LVS를 포함하는 입증된 첨단 패키징 어셈블리 플랜 및 검증 워크플로우를 개발해 적용하는 것이었다”며, “지멘스는 관련 분야에서 인정받는 선두업체로서 강력하고 입증된 워크플로우를 갖추고 있으며, 해당 워크플로우를 SPIL 생산 부문 내 팬아웃 제품군 기술 검증에 사용할 것”이라고 말했다.

지멘스DISW A.J. 인코르바이아(A.J. Incorvaia) EBS부문부사장은 “SPIL과 협력해 첨단 패키징 기술에 필요한 워크플로우와 기술을 정의하고 제공하게 된 것을 기쁘게 생각한다”며, “SPIL과 지멘스는 갈수록 더 정교해지는 설계를 시장에 출시하는 데 필요한 첨단 워크플로우를 제공할 준비를 갖추고 있다”고 전했다.

한편 SPIL이 공급하는 팬아웃 패키징 제품군은 보다 많은 I/O를 반도체 영역에 배선하고, 패키지 크기를 팬아웃 프로세스로 확장할 수 있는 추가 공간까지 제공되는 것으로 알려진 바 있다.

조창현 기자 다른기사 보기