기생 인덕턴스에 의한 문제 해소 방안 인덕턴스 값을 최소화한 파워 모듈

파워 모듈 자체 내에 발생하는 기생 인덕턴스는 빠른 스위칭 애플리케이션의 주된 문제가 되고 있다. 모듈 내의 부품간 연결에서 발생하는 기생 인덕턴스(Inductance)는 반도체 내의 과전압(Overvoltage) 상태와 스위칭 손실이 발생하는 주된 원인이 된다.

파워 모듈 내의 기생 인덕턴스 값을 줄이기 위해 하드웨어적으로 DC 부스바를 겹쳐 사용하는 등의 개선점을 찾기 위한 연구가 이루어졌다. 기생 인덕턴스에 의한 문제를 해소하기 위해 하드웨어적인 접근 방식과 추가로 유도(Inductive) 값이 가장 낮은 파워 모듈을 사용하는 방법이 있다.

파워 모듈 내 인덕턴스의 문제점

이론

스위치 오프 시 IGBT 전류 값의 변화와 그에 따른 스파이크 전압이 아래 공식에 의해 발생한다.

VCE(peak) = VCE + L × di/dt 1)

위 전압 피크는 스위치 오프 시 반도체가 보유하는 고유의 내전압 값에 위협 요소가 될 수 있다. 추가적인 스위치 오프 시 손실은 트랜지스터에 아래와 같이 발생한다.

EOff = ∫VCE(t) × IC(t) × dt

위 두 가지 전압 상승 및 손실 상승으로 인해 현재 사용되는 애플리케이션에 높은 비용을 유발한다. 기생 인덕턴스의 최소화와 높은 스위칭 주파수를 사용하는 방법은 효율을 높이기 위한 방법이다.

오버슈트(Overshot) 전압은 기생 인덕턴스 뿐 아니라 스위칭 된 전류에 의해서도 발생한다. 이러한 문제를 없애기 위해 인덕턴스 값이 가장 낮은 파워 모듈을 개발하게 되었다. 저출력 애플리케이션의 경우 (100A /700V) 1200V에서는 기생 인덕턴스가 10hH 정도이면 문제가 되지 않는다.

위와 같은 스위칭 조건에서 고출력 애플리케이션의 경우 (500A/700V) 1200V C에서는 2nH로 모듈 내부의 스트레이(Stray) 인덕턴스를 낮추어야 한다. 이런 모순된 조건을 극복하기 위해 (고용량일 경우 모듈 내부 부스바의 크기 증가 및 스크류 접촉에 의해 발생하는 기계적인 스트레이 인덕턴스의 증가) 낮은 스트레이 인덕턴스를 위한 모듈 내부 설계가 요구된다.

이와 같은 이유로 고출력 모듈의 턴오프 스위칭 속도를 낮출 수밖에 없다. 그러나 스위칭 속도를 낮추면 di/dt와 오버슈트된 전압이 감소하는 반면 그에 따라 스위칭 손실이 높아지고 PWM 주파수가 이 스위칭 손실에 따라 제한받게 된다.

IGBT의 병렬 기동

병렬 사용되는 IGBT는 고출력 모듈의 설계 시 또다른 문제점이 발생한다. 가장 큰 1200V IGBT 칩 크기의 경우 평균 150~200A의 전류 값을 갖는다. 높은 전류 값으로 병렬 연결된 칩은 모듈 설계 시 또다른 도전을 받게 된다.

- 균형된 게이트 드라이브 신호

- 균형된 모듈 내부 파워의 분배

- 균형된 역학적인 병렬 배치

병렬 가동 시 스위치의 온·오프는 칩의 내성과 모듈 내의 인덕턴스에 영향을 미친다. 반도체가 스위칭 모드로 전환하는 동안 칩 특성은 큰 비대칭 전류가 발생할 수 있다. 이 상황은 IGBT의 안정성(RBSOA : Reverse Biased Safe Operating Area)을 넘어서게 하는 이유 중 하나이다.

RBSOA는 천천히 스위칭 속도를 내릴 필요 없이 또는 소프트 턴 오프를 하기 위한 특별한 장치 없이 안전하게 스위치 오프 할 수 있게 허용되는 최대 전류 값이다. 비대칭 된 모듈의 스트레이 인덕턴스와 칩의 각기 다른 허용치는 스위칭 하는 동안 전류의 분배를 예상하기 어렵게 만든다. 그래서 안정화된 턴 오프 동작은 매우 어려운 작업이 되고 있다.

높게 스위칭 된 전류는 독립된 칩의 턴 오프 시 과부하(Overloaded) 값과 같다.

고출력 모듈의 현실

기생 인덕턴스의 근원

기생 인덕턴스는 그림 2와 같이 전류가 흐를 때 발생한다. 그림 3과 같이 파워 모듈 내부는 기생 인덕턴스가 발생하는 중요 요인이다.

와이어 본드

와이어 본딩의 경로는 인덕턴스 값을 증가시키는 요인 중의 하나이다.

납작하고 짧은 와이어 설계와 병렬 와이어 연결은 모듈 내부의 부정적인 영향을 감소시킨다. 와이어 본드에서 기판(Substrate)과 외부 단자와의 연결은 문제를 더욱 증가시킨다.

기판

DBC 위의 파워의 진로 또한 인덕턴스에 영향을 미치기는 하나 예상했던 것만큼 큰 영향을 미치지는 않는다. 그 이유는 기판의 뒤쪽은 보통 구리와 베이스플레이트로 접합되어 있기 때문이다

모듈 내부 연결 요소

여러 기판과 접합된 모듈은 DCB와의 교량 역할을 하는 접합이 필요하다. 이들 요소의 인덕턴스 감소를 위해서는 평면 구조 및 DC+와 DC-의 겹쳐진 샌드위치 방식으로 인덕턴스를 감소시킬 수 있다(그림 4).

외부 연결

외부에 나사로 체결하는 구조는 몇 가지 제한 사항이 있다. 나사로 연결하는 구조는 외부에 넓은 구조를 요구하며, 내재된 전압 스파이킹을 막기 위해서는 반드시 일정한 간격을 유지해야 한다. 이런 외부 DC 연결은 가능한 한 절연 조건이 허락하는 한 가까워야 한다.

추가적인 외부 영향은 외부 콘덴서의 DC- 부분의 조립 방향에 의해 보상받을 수 있다. 위에 설명된 모든 방법은 12nH에서 25nH의 인덕턴스 루프를 형성하며, 이는 고속 스위칭 시 요구되는 2nH의 값과 거리가 멀다.

스위칭 속도의 감속

위와 같은 주위 환경으로 인해 결과적으로 높은 인덕턴스 루프에서는 낮은 스위칭 주파수로 동작할 수밖에 없는 결론을 갖는다.

높은 게이트 저항 값을 사용하는 방법은 IGBT의 속도를 느리게 하는 한 가지 방법이다. 그러나 어떤 IGBT의 턴 오프 특성은 거의 게이트 저항 값으로부터 독립적으로 작용한다. 특히 높은 전력일 때 턴 오프가 상당히 느려진다고 한다.4)

추가적으로 스위칭 속도를 줄일 수 있는 방법은 게이트 드라이버로부터 (-) 피드백을 받는 방법이 있다. 본드 와이어의 기생 인덕턴스는 칩의 게이트, 에미터 전압 변경을 줄이는데 영향을 준다(그림 6). 이러한 고출력 애플리케이션에서 기생 인덕턴스로 인한 오버슈트 또는 RBSOA 문제를 줄이기 위해 IGBT를 IGBT가 갖고 있는 고유 용량보다 낮게 사용해야 한다.

고속 스위칭 애플리케이션에서 켈빈 에미터(Kelvin Emitter)의 역할은(그림 7) 기생 인덕턴스를 제거하고 스위칭 손실을 줄인다. 그러나 이런 기생 인덕턴스는 IGBT 내부의 지정된 조건을 유지하는데 도움이 된다. 이 구성 요소가 추가로 오버슈트 문제를 줄일 수 있다. 그러나 이것은 결과적으로 증가되는 오프 에너지 때문에 높은 스위칭 손실로 연결된다.

고출력 모듈의 낮은 인덕턴스로의 해결 방안

스위칭 시 발생하는 과도 전류의 낮은 인덕턴스 경로 제공과 지속적인 전류 흐름 시 낮은 저항의 경로 제공을 위한 아이디어를 그림 8에 나타낸다.

고출력 모듈의 전기적 연결은 RMS 전류의 손실을 염두해 설계되어야 한다. 구리 부스바로 연결 시 과열을 방지하기 위해 DC 전류 흐름에 낮은 인덕턴스 값이 요구된다.

지속적인 전류흐름 시의 조건과 다르게 스위칭 하는 동안 di/dt가 높은 순간에 과도한 전류가 활성화 된다. 이것은 약 100nsec 정도 지속된다. 그러나 열 문제는 과도 전류에 있어 사소한 문제다.

설계 목표

결과적으로 과도 전류에 대한 새로운 초 저유도 경로로 설계하고, 지속적인 전류에 대한 낮은 저항 경로를 사용할 수 있도록 설계해야 한다.

과도 전류경로에 대한 인덕턴스를 줄이기 위해 두 방향이 있다.

- 가장 낮은 인덕턴스 값의 오버랩 된 경우

- 낮은 인덕턴스 값을 갖기 위한 병렬 구조

디자인 콘셉트

모듈 개념은 표준 플로우 스크류 패키지를 기반으로 개발되었으며, 과도 전류 경로는 각 DCB 사이의 기판과 연결된 다리로 정의된다(그림 9~10). DC- 트랙의 과도 경로는 완전히 오버랩 되어 사라지게 된다.

이 뜻은 DC+ 전압 트랙은 DC- 트랙으로 이중 레이어에 겹쳐진다는 뜻이다. 위 방법으로 모듈의 작은 핑거스 PCB 보드가 메인 PCB 보드에 납땜이 된다.

여기서 DC+와 DC- 사이의 클리어런스(Clearance)와 크리피지(Cree Page) 거리가 필요하다. 만약 보상해 주는 장치가 없으면 이 거리로 인해 기생 인덕턴스를 발생시키는 원인이 된다.

전류는 핑거 PCB에 분산되어 흐를 것이며, 자기장(Magnetic Field)에서 흐르는 전류의 보상을 불가능하게 만들 것이다. 그러나 핑거 PCB 내부의 반대 전압 가능성은 제거된다(DC- 안에 DC+ 레이어가 있다).

과도 직류 전류는 메인 PCB의 1, 2μF 호일 콘덴서에 의해 제거된다. 3상 하프 브리지에서 콘덴서를 더욱 효율적으로 사용하는 방법은 같은 용량의 DC 콘덴서를 병렬 연결해 사용하는 것이다.

측정 및 시뮬레이션

실제 파워 모듈의 성능 분석이 시작되었다.

고출력 애플리케이션에서 고속 부품들의 인덕턴스를 어떻게 제한시킬 수 있는지 매우 중요한 분석이다.

일례로 600V/200A를 병렬로 400A 구성한 ‘Trench Stop Chip’의 스크류 타입의 IGBT는 보는 바와 같이 오버슈트 전압 현상이 생긴다(그림 11). 기생 인덕턴스 측정결과 22hH의 결과가 나왔다. 이 결과는 외부 DC- 부스바에서 연결된 기생 인덕턴스를 포함한 결과다. 이 인덕턴스는 700A(25℃)에서 370V의 오버슈트가 발생한다.

DC-에서는 300V로 감소되었다. 그러나 이것은 아직 최대 IGBT 전압 허용치를 초과하고 있다. 모듈(그림 12)의 기생 인덕턴스 모델이다. 과도 전류의 흐름에 대한 예측을 향상하기 위해 우리는 반도체의 전압 및 전류 값의 시뮬레이션을 추가했다(그림 13).

검증

파워 모듈들은 빠른 스위칭용 IGBT와 PCB(그림 14)로 구성되었고, 인덕턴스를 측정하기 위해 테스트 되었다. 이 측정으로 고속 스위칭 시 오버슈트가 측정될 것이다. 표준 파워 모듈과 새로운 개념의 파워 모듈의 비교는 새로운 개념의 파워 모듈이 효율적이라는 것을 보여줄 것이다.

- 낮은 인덕턴스의 전류 경로는 DC- 라인과 같이 연결되어 있고, DC- 부스바의 인덕턴스는 9nH이다.

- 모듈과 온보드 콘덴서가 PCB에 연결되어 있다.

온보드 콘덴서가 연결되지 않은 상태의 측정 결과

앞에서 IGBT의 스위치 오프 시 720A(25°C)에서 오버슈트는 350V였다. 그러나 보는 바와 같이 새로운 개념의 모듈 솔루션은 오버슈트가 250V, 외부 DC-부스바 9nH 포함, 최종 16nH의 인덕턴스가 발생했다. 이 조건은 외부 보드 콘덴서로 연결하지 않고 테스트한 결과이다.

표준 및 새로운 솔루션 사이의 비교는 새로운 접근 방식의 기대를 확인시킬 수 있다. 낮은 인덕턴스 솔루션 350V(700A)에서 250V(720A에서)로 오버슈트 전압을 감소시켰다. 이것은 최대 DC- 링크 전압을 350V까지 높일 수 있는 기회이다.

온보드 콘덴서가 연결되었을 때의 측정 결과

온보드 콘덴서를 장착하고 과도 경로의 인덕턴스를 확인한 결과 7nH로 줄었으며, 이것은 온보드 콘덴서 내부의 인덕턴스를 포함하지 않은 결과이다.

전압 오버슈트 결과 190V(720A 25°C), 400V DC에서 최대값을 나타냈다. 이것은 스크류 타입 모듈이 고속 콘덴서와 연결되었을 때 5nH까지 인덕턴스를 줄일 수 있는 가능성을 제시한다.

인덕턴스를 감소시키기 위한 다음 단계

다음 접근 방법은 낮은 인덕턴스 경로에 대한 과도 전류를 병렬 연결하는 것이다.

이 같은 기술은 각 개별 IGBT 칩에 대한 낮은 인덕턴스 경로를 만들 수 있는 가능성을 제공하고 최소 인덕턴스로 줄일 수 있다. 이 경우 턴 오프 동안 전류 분산이 병렬 구성 요소의 정적 값과 거의 같다. 이것은 고출력 애플리케이션의 고속 스위칭 시대를 여는 문의 역할을 하고 있다.

낮은 인덕턴스 전류 흐름으로 해결 가능한 애플리케이션

낮은 저항과 낮은 인덕턴스 전류 경로의 분리는 새로운 고출력 기술의 문을 연다.

- 고출력 애플리케이션의 빠른 전환

고출력 애플리케이션을 위한 증가된 스위칭 주파수는 시스템의 크기와 무게 감소를 위한 열쇠이다.

- 고출력 NPC 인버터 5)

새로운 낮은 인덕턴스의 접근 방법은 NPC 인버터와 관련해 가치 있는 전략이 될 것이다. NPC 또는 3레벨 인버터는 3개의 DC 전압이 내제되어 있다. 이 같은 애플리케이션은 낮은 인덕턴스가 모든 DC 전압에 요구된다(그림 17). DC- 루프의 높은 인덕턴스는 스위칭 손실을 줄일 수 있는 기회를 사라지게 할 것이다.

- 매트릭스 인버터 6)

대부분의 애플리케이션에서 낮은 인덕턴스 값은 DC 전압과의 연결에서 오버슈트 문제를 해결할 수 있다. 그러나 더욱 복잡한 기술인 매트릭스 인버터 회로에서는 모든 3상 입력 및 3상 출력에서 모두 낮은 인덕턴스 값이 요구된다.

결론

파워 모듈에 있어 기생 인덕턴스는 고출력 애플리케이션에 특별한 부담이다. 이것은 스위칭 주파수를 제한하고 과전압 발생으로 인해 인버터 시스템의 안정성(RBSOA) 문제를 생성한다.

새로운 아이디어의 첫 번째 결과는 전류의 흐름을 낮은 스크류 접촉저항이 있는 곳으로 나누고, 낮은 인덕턴스 PCB 베이스의 연결로 문제를 해결할 수 있다.

고출력 애플리케이션에서 인덕턴스의 제한 값까지의 감소는 아직 도달하지 못하고 있다. 새로운 솔루션은 낮은 인덕턴스, 고출력 모듈 기술을 위한 새로운 이정표이다. 내부 인덕턴스 2nH 목표는 점점 현실화가 되어가고 있다.

본 기사는 빈코텍(www.vincotech.com)에서 제공한 자료를 게재한 것입니다.

SOLAR TODAY 편집국 / Tel. 02-719-6931 / E-mail. st@infothe.com