지멘스, TSMC의 최신 공정용 IC 설계 솔루션 지원 확대
  • 최종윤 기자
  • 승인 2022.06.21 11:22
  • 댓글 0
이 기사를 공유합니다

RC, LVS, 타이밍, 전력 및 전력 무결성 요건 등 사인오프 기준 통과

[인더스트리뉴스 최종윤 기자] 지멘스 디지털인더스트리소프트웨어의 지멘스 EDA 사업부가 ‘TSMC 2022 기술 심포지엄(TSMC 2022 Technology Symposium)’에서 오랜 파운드리 파트너인 TSMC와 협업을 통해 지멘스의 ‘아프리사(Aprisa)’, ‘캘리버 나노미너플랫폼(Calibre nmPlatform)’, ‘아날로그 패스트스파이스(Analog FastSPICE)’ 등의 최첨단 설계 검증 툴셋 다수가 제품 적합성 인증을 획득했다고 발표했다.

Aprisa 기술은 TSMC의 최첨단 기술이 갖는 모든 설계 규칙과 기능을 지원한다. [사진=지멘스]

지멘스의 블록 레벨 물리적 실행 툴로 배치·배선(P&R) 디지털 구현 솔루션인 ‘아프리사(Aprisa)가 업계를 선도하고 있는 TSMC의 N5 및 N4 첨단 공정 기술에 대해 인증받음에 따라, 고객사가 하이볼륨 애플리케이션을 겨냥한 프로젝트를 완전 인증된 Aprisa 기술로 설계할 수 있는 길이 열렸다. Aprisa 기술은 TSMC의 최첨단 기술이 갖는 모든 설계 규칙과 기능을 지원한다.

이러한 인증을 획득하기 위해 Aprisa 솔루션은 물리적 구현 흐름 전체를 실행하는 엄격한 프로세스를 성공적으로 통과했다. 지멘스 솔루션은 DRC, LVS, 타이밍, 전력 및 전력 무결성 요건을 포함한 모든 사인오프 기준을 통과했다. N5 및 N4 설계를 위한 Aprisa 솔루션 파일은 고객의 요청시 TSMC에서 제공한다.

지멘스의 Aprisa 툴셋이 TSMC의 N5 및 N4 공정에 대해 인증 받았다는 것은 Aprisa 디지털 구현 솔루션에 대한 지멘스의 강력한 투자의지를 보여주는 중요한 일련의 단계 중 가장 최근의 것으로, 이 솔루션은 디자이너가 오늘날의 IC 설계에서 가장 해결하기 어려운 몇 가지 문제를 극복할 수 있도록 지원한다.

이와 함께 TSMC의 최신 공정에 대해 최근 인증 받은 다른 지멘스 EDA 제품으로는 IC 물리 검증 솔루션인 캘리버 나노미너플랫폼(CalibrenmPlatform)툴과 아날로그 패스트스파이스(Analog FastSPICE)플랫폼이 있다.

CalibrenmPlatform툴은 IC 사인오프를 위한 지멘스의 업계 선도적인 물리적 검증 솔루션이며, Analog FastSPICE 플랫폼은 나노미터 아날로그, RF(radio frequency), 혼성신호, 메모리 및 커스텀 디지털 회로를 위한 최첨단 회로검증 기능을 제공한다. Siemens EDA 제품군의 주춧돌인 이 두 제품 모두가 이제는 TSMC의 첨단 N4P 및 N3E 공정에 대해 인증받았다.

또한 Analog FastSPICE 플랫폼은 TSMC의 N3E 공정을 위한 CDRF(맞춤 설계 레퍼런스 플로우, custom design reference flow)의 일환으로 신뢰성 인식 시뮬레이션(Reliability Aware Simulation)을 지원하는데, 여기에는 노화, 실시간 자체 발열 효과 및 첨단 신뢰성 기능이 포함돼 있다.

지멘스 디지털인더스트리소프트웨어의 조 사위키(Joe Sawicki) IC-EDA 부문 수석 부사장(EVP)은 “TSMC와 Siemens EDA는 다시금 양사의 전문기술을 결합함으로써 글로벌 IC 설계 커뮤니티가 수많은 고성장 시장과 애플리케이션을 겨냥한 혁신적인 IC를 개발해 신속하게 검증하는 데 필요한 공동 솔루션을 제공하고 있다”고 밝혔다.


관련기사

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.