[인더스트리뉴스 조창현 기자] IC 설계 및 검증 프로세스 초기에 캘리버(Calibre) CBC(correct-by-construction) 설계 레이아웃을 자동 보정함으로써 생산성과 설계 품질을 높이면서도 타임투마켓을 단축할 수 있는 솔루션이 나왔다. 지멘스디지털인더스트리소프트웨어, 지멘스EDA사업부가 IC 설계 및 검증 프로세서 자동 무오류 솔루션인 ‘캘리버디자인인핸서(Calibre DesignEnhancer)’를 출시한다고 지난 14일 밝혔다.

새로운 캘리버디자인인핸서는 업계 최고 수준인 지멘스 IC 물리검증용 캘리버nmPlatform을 위한 초기 검증 툴로 커스텀 및 디지털 설계팀이 설계를 신속·정확하게 최적화해 전압(IR) 강하 및 전자이동(EM) 문제를 완화시키거나 없애는 데 도움을 준다. 수준 높은 물리검증을 준비할 수 있도록 지원한다는 것이다. 또 IC 설계 및 구현 단계에서 자동화된 레이아웃 최적화 기능을 지원해 고객이 ‘DRC-clean’ 설계를 테이프아웃 단계에 보다 빠르게 제공하면서도 설계에 대한 제조성과 회로 관련 신뢰성을 향상시킬 수 있도록 돕는다.

특히 지금까지 엔지니어들은 시간이 많이 필요한 과정을 거쳐 IC 설계에 대해 물리적 검증 이전 써드파티 P&R 툴을 이용해 제조공정 최적화 설계(DFM)를 통합시키고 DRC-clean 솔루션으로 수렴해야 하는 경우가 많았다. 이에 지멘스는 설계팀이 캘리버디자인인핸서 툴을 사용해 턴어라운드 시간을 크게 단축시키고, EM 및 IR 문제를 줄이면서도 물리검증을 위한 레이아웃을 준비할 수 있다고 설명했다.

지멘스 고객사인 ST마이크로일렉트로닉스 피에르 루이지 롤랜디(Pier Luigi Rolandi) R&D부문시니어디렉터는 “캘리버디자인인핸서는 IC 설계 프로세스를 초기 검증하려는 우리의 지속적인 노력, 예를 들자면 사양에서 벗어난 저항이나 IR 강하 문제를 해결하는 데 있어 매우 중요한 것으로 입증됐다”고 말했다.

아울러 캘리버디자인인핸서는 검증된 기술, 엔진 및 룰 덱을 사용한다. 이에 고객이 자동으로 오류를 제거하면서도 캘리버 DRC-clean 상태이며, 사인오프 검증까지 준비된 결과를 생성할 수 있도록 지원할 수 있다.

지멘스에 따르면 캘리버디자인인핸서는 OASIS, GDS 및 LEF·DEF를 입력 파일로 읽을 수 있다. 또 OASIS, GDS나 증분형 DEF 파일을 임의 조합해 레이아웃 수정사항을 출력할 수 있다. 이에 설계팀은 설계 생성 라이프사이클 초기에 선호하는 툴을 사용해 캘리버디자인인핸서 소프트웨어 변경사항을 설계 데이터베이스에 손쉽게 역향 주석 함으로써 전력 및 타이밍 분석을 수행하는 것이 가능하다.

지멘스디지털인더스트리소프트웨어 마이클 화이트(Michael White) 캘리버디자인솔루션즈물리검증제품관리부문시니어디렉터는 “까다로운 IC 설계 환경에서는 첨단 노드에서 작업하는 엔지니어링팀이 주어진 면적과 프로젝트 타임라인이라는 제약 조건 내에서 작업해야만 한다”며, “캘리버디자인인핸서를 사용하면 캘리버의 폴리곤 프로세싱 속도와 정확성을 설계 초기부터 도입할 수 있으며 설계 후반에 돌발상황이 발생하는 것을 피하는 데에도 도움을 줄 수 있다”고 전했다.

지멘스는 새로운 솔루션이 산업 인터페이스 표준을 사용해 모든 주요 설계 및 구현 환경과 통합되며 사용자 친화적인 환경을 제공한다고 설명했다. 이에 솔루션 사용에 필요한 교육과 설정을 최소화할 수 있으며, 캘리버디자인인핸서 키트는 130nm~2nm 설계를 지원하는 모든 주요 파운드리에서 사용 모델과 기술에 따라 사용할 수 있다.

조창현 기자 다른기사 보기